அடிப்படை கூறுகள் லாஜிக் கேட்டுகள் ஆகும்.


A combinational logic circuit has no memory.

ஒரு சேர்க்கை தர்க்க சுற்றுக்கு நினைவகம் இல்லை.


வரிசை தர்க்கத்திற்கு கடிகாரம் தேவை.


An asynchronous logic circuit has no central clock.

ஒரு ஒத்திசைவற்ற தர்க்க சுற்றுக்கு மைய கடிகாரம் இல்லை.


The level of abstraction is a key concept in designing and implementing a complex system.

அமைப்பு நிலைகள் ஒரு சிக்கலான அமைப்பை வடிவமைப்பதற்கும் செயல்படுத்துவதற்கும் ஒரு முக்கிய கருத்தாகும்.


Computer hardware is based on advances in microelectronics.

கணினி வன்பொருள் நுண்செயலிகளின் முன்னேற்றங்களை அடிப்படையாகக் கொண்டது.


The circuits can be regarded as logic gates.

சுற்றுகளை லாஜிக் கேட்டுகளாகக் கருதலாம்.


The complete set of gates is composed of: AND, OR, NOT gates.

கேட்டுகளின் முழுமையான தொகுப்பு: AND, OR, NOT கேட்டுகளைக் கொண்டுள்ளது.


Logic gates are used to build larger "functional units".

லாஜிக் கேட்டுகள் பெரிய "செயல்பாட்டு அலகுகளை" உருவாக்கப் பயன்படுகின்றன.


A sequential logic circuit is the logic gate with memory.

ஒரு வரிசை தர்க்க சுற்று என்பது நினைவகத்துடன் கூடிய லாஜிக் கேட் ஆகும்.


There are many types of flip-flop such as RS, JK, T and D-type flip-flop.

RS, JK, T மற்றும் D-வகை ஃப்ளிப்-ஃப்ளாப் போன்ற பல வகையான ஃப்ளிப்-ஃப்ளாப்கள் உள்ளன.


வரிசை சுற்றுக்கு "நிலைகள்" உள்ளன.


A synchronous logic circuit has a common clock.

ஒரு ஒத்திசைவான தர்க்க சுற்று ஒரு பொதுவான கடிகாரத்தைக் கொண்டுள்ளது.


An example of asynchronous design illustrates the point above.

ஒத்திசைவற்ற வடிவமைப்பிற்கான ஒரு எடுத்துக்காட்டு மேலே உள்ள கருத்தை விளக்குகிறது.


In order for a computer to execute a program, many functional units are necessary.

ஒரு கணினி ஒரு நிரலை இயக்க, பல செயல்பாட்டு அலகுகள் அவசியம்.


Functional units are the building blocks of computers.

செயல்பாட்டு அலகுகள் கணினிகளின் கட்டுமான தொகுதிகள் ஆகும்.


Basic units to perform arithmetic functions are: adder, multiplier, shifter etc.

கணித செயல்பாடுகளைச் செய்ய அடிப்படை அலகுகள்: கூட்டல், பெருக்கல், ஷிஃப்டர் போன்றவை.


அவை ஒரு ALU இல் வசிக்கின்றன.


A functional unit may be built on smaller units, for example, in an adder, a half-adder is built out of basic gates and two half-adders combined into a full-adder.

ஒரு செயல்பாட்டு அலகு சிறிய அலகுகளில் கட்டப்படலாம், எடுத்துக்காட்டாக, ஒரு கூட்டலில், ஒரு அரை-கூட்டி அடிப்படை கேட்டுகளிலிருந்து உருவாக்கப்படுகிறது மற்றும் இரண்டு அரை-கூட்டிகள் ஒரு முழு-கூட்டியாக இணைக்கப்படுகின்றன.


The length of operand affects the speed of adder circuit.

செயலியின் நீளம் கூட்டல் சுற்றின் வேகத்தை பாதிக்கிறது.


The ALU performs both arithmetic and logical operations.

கணித மற்றும் தர்க்கரீதியான செயல்பாடுகளை ALU செய்கிறது.


Floating-point numbers are used to represent very large and very small numbers.

மிதவை புள்ளி எண்கள் மிக பெரிய மற்றும் மிக சிறிய எண்களைக் குறிக்கப் பயன்படுகின்றன.


The control unit is the most complex part of a processor.

கட்டுப்பாட்டு அலகு ஒரு செயலியின் மிக சிக்கலான பகுதியாகும்.


Multiplication is a complex operation that involves partial products.

பெருக்கல் என்பது பகுதிப் பெருக்கங்களைப் பயன்படுத்தும் ஒரு சிக்கலான செயல்பாடு ஆகும்.


The IEEE 754 standard defines floating-point arithmetic.

IEEE 754 தரமானது மிதவை புள்ளி கணிதத்தை வரையறுக்கிறது.


தசம முறையில் அடிப்படை 10 ஆகும்.


двоичные எண்கள் 2 ஐ அடிப்படையாகப் பயன்படுத்துகின்றன.


The range of an unsigned integer is 0 to 2^n - 1.

குறியிடப்படாத முழு எண்ணின் வரம்பு 0 முதல் 2^n - 1 வரை இருக்கும்.


Two's complement representation is used to represent negative numbers.

இரண்டின் நிரப்பு பிரதிநிதித்துவம் எதிர்மறை எண்களைக் குறிக்கப் பயன்படுகிறது.


Subtraction is performed by adding the two's complement.

கழித்தல் என்பது இரண்டின் நிரப்பியைச் சேர்ப்பதன் மூலம் செய்யப்படுகிறது.


Booth's algorithm is a well-known algorithm for two's complement multiplication.

பூத்தின் வழிமுறை என்பது இரண்டின் நிரப்பு பெருக்கலுக்கான நன்கு அறியப்பட்ட வழிமுறையாகும்.


Division involves repetitive shifting and addition or subtraction.

பிரித்தல் மீண்டும் மீண்டும் நகர்த்துதல் மற்றும் கூட்டல் அல்லது கழித்தலை உள்ளடக்கியது.


The quotient is in Q, and the remainder is in A after division.

பிரித்தலுக்குப் பிறகு, ஈவு Q-லும், மீதி A-லும் இருக்கும்.


Floating-point numbers use a sign bit, significand, and exponent.

மிதவை புள்ளி எண்கள் ஒரு அடையாள பிட், முக்கியத்துவம் மற்றும் அடுக்கு ஆகியவற்றை பயன்படுத்துகின்றன.


The IEEE 754 standard defines both single and double formats.

IEEE 754 தரமானது ஒற்றை மற்றும் இரட்டை வடிவங்களை வரையறுக்கிறது.


Guard bits are used to prevent the loss of least significant bits.

குறைந்த முக்கியத்துவமுடைய பிட்களை இழப்பதைத் தடுக்க காப்பு பிட்கள் பயன்படுத்தப்படுகின்றன.


Rounding affects the precision of the result.

சுற்றளவு முடிவின் துல்லியத்தை பாதிக்கிறது.


Denormalized numbers handle exponent underflow.

சாதாரணமற்ற எண்கள் அடுக்கு குறைவை கையாளுகின்றன.


The control unit can be implemented by hardwired or microprogram.

கட்டுப்பாட்டு அலகை வன்பொருள் அல்லது நுண் நிரல் மூலம் செயல்படுத்தலாம்.


A computer designer strives to optimize the control unit design.

ஒரு கணினி வடிவமைப்பாளர் கட்டுப்பாட்டு அலகு வடிவமைப்பை மேம்படுத்த முயற்சிக்கிறார்.


speedup by parallelization, Amdalh's law predicts that speedup will be limited by the sequential part of the program.

இணை செயலாக்கத்தின் மூலம் வேகத்தை அதிகரிக்க முடியும், ஆனால் ஒரு நிரலின் வரிசைமுறைப் பகுதியால் வேகம் கட்டுப்படுத்தப்படும் என்று ஆம்டால் விதி கூறுகிறது.


சில எண் உதாரணங்களைப் பார்க்கலாம்.


Example: A computer has an enhancement with 10 times speedup.

எடுத்துக்காட்டு: ஒரு கணினியில் 10 மடங்கு வேகம் அதிகரிக்கும் மேம்பாடு உள்ளது.


That enhancement is used only 40% of the time.

அந்த மேம்பாடு 40% நேரம் மட்டுமே பயன்படுத்தப்படுகிறது.


மொத்த வேகம் அதிகரிப்பு என்ன?


Please note that Amdalh's law applies only with the problem of fixed size.

ஆம்டால் விதி நிலையான அளவிலான சிக்கல்களுக்கு மட்டுமே பொருந்தும் என்பதை நினைவில் கொள்ளவும்.


When problem size can be scaled up to use available resources, Amdalh's law doesn't applied.

கிடைக்கக்கூடிய வளங்களைப் பயன்படுத்த சிக்கலின் அளவை அதிகரிக்க முடிந்தால், ஆம்டால் விதி பொருந்தாது.


This is why the massively parallel machine is still possible.

இதனால்தான் பாரிய இணையான இயந்திரம் இன்னும் சாத்தியமாக உள்ளது.


Example: Comparing CPU A and CPU B, A with "compare then branch" instruction sequence, B has special combined "compare&branch".

எடுத்துக்காட்டு: CPU A மற்றும் CPU B ஐ ஒப்பிடும்போது, A ஆனது "ஒப்பிட்டுப் பின் கிளை" அறிவுறுத்தல் வரிசையைக் கொண்டுள்ளது, B ஆனது சிறப்பு ஒருங்கிணைந்த "ஒப்பிடு & கிளை" கொண்டுள்ளது.


A ஆனது 25% 18 வேகமான கடிகாரத்தைக் கொண்டுள்ளது.


For CPU A, 20% of instruction is "branch" and hench another 20% is the accompanied "compare".

CPU A க்கு, 20% அறிவுறுத்தல் "கிளை" மற்றும் மேலும் 20% உடன் கூடிய "ஒப்பிடு".


"Branch" takes 2 clocks and all other instructions take 1 clock.

"கிளை" 2 கடிகாரங்களையும், மற்ற அனைத்து அறிவுறுத்தல்களும் 1 கடிகாரத்தையும் எடுத்துக்கொள்கின்றன.


"ஒப்பிடு & கிளை" 2 கடிகாரங்களை எடுத்துக்கொள்கிறது.


இரண்டு CPU களும் ஒரே நிரலை இயக்குகின்றன.


எது வேகமாக உள்ளது?


CPU time A = num. of instruction A  CPI A  cycletime A = n.o.i A  (( .20  2 ) + ( .8  1 ) )  cycletime A = 1.2  n.o.i  cycletime A

CPU நேரம் A = அறிவுறுத்தலின் எண்ணிக்கை A  CPI A  சுழற்சி நேரம் A = n.o.i A  (( .20  2 ) + ( .8  1 ) )  சுழற்சி நேரம் A = 1.2  n.o.i  சுழற்சி நேரம் A


Therefore A, with shorter cycle time, is faster than B, which executes fewer instructions.

எனவே, A ஆனது, குறைந்த சுழற்சி நேரத்துடன், B ஐ விட வேகமாக உள்ளது, இது குறைவான அறிவுறுத்தல்களை இயக்குகிறது.


Now if the designer reworks CPU B and reduces the clock cycle time so that now A cycle time is only 10% faster.

இப்போது வடிவமைப்பாளர் CPU B ஐ மீண்டும் உருவாக்கி, கடிகார சுழற்சி நேரத்தைக் குறைத்தால், A சுழற்சி நேரம் 10% மட்டுமே வேகமாக இருக்கும்.


எனவே இப்போது CPU B வேகமாக உள்ளது.


Table 2.2 shows some of the most frequently used addressing found in most processors.

அட்டவணை 2.2 பெரும்பாலான செயலிகளில் அடிக்கடி பயன்படுத்தப்படும் முகவரியிடல் முறைகளில் சிலவற்றைக் காட்டுகிறது.


Assembly language is the 'lingua franca' to talk to the underlying hardware.

அசெம்பிளி மொழி என்பது அடிப்படை வன்பொருளுடன் தொடர்பு கொள்ளப் பயன்படும் 'லிங்குவா பிரான்கா' ஆகும்.


A programmer who creates these types of programs needs to use assembly language.

இந்த வகையான நிரல்களை உருவாக்கும் ஒரு நிரலாக்கர் அசெம்பிளி மொழியைப் பயன்படுத்த வேண்டும்.


During this course, we will talk about the innards of computers, their organization, how each unit works.

இந்த பாடத்திட்டத்தில், கணினிகளின் உள் பாகங்கள், அவற்றின் அமைப்பு, ஒவ்வொரு அலகு எவ்வாறு செயல்படுகிறது என்பது பற்றி பேசுவோம்.


To study computer architecture, we need to understand assembly language.

கணினி கட்டமைப்பு பற்றி படிக்க, நாம் அசெம்பிளி மொழியைப் புரிந்து கொள்ள வேண்டும்.


We will use a real CPU, Motorola 6800, as our example.

எங்கள் உதாரணமாக, ஒரு உண்மையான CPU, Motorola 6800 ஐப் பயன்படுத்துவோம்.


The address space is 64K bytes (address 16-bit).

முகவரி இடம் 64K பைட்டுகள் (முகவரி 16-பிட்).


These are instructions that manipulate the index register.

இவை குறியீட்டுப் பதிவேட்டை கையாளும் வழிமுறைகள் ஆகும்.


செயல்படும் பொருள் பயனுள்ள முகவரியாகும்.


The operand is added to the index register to get an effective address.

செயல்படும் பொருள் ஒரு பயனுள்ள முகவரியைப் பெற குறியீட்டுப் பதிவேட்டில் சேர்க்கப்படுகிறது.


எடுத்துக்காட்டு: P = M + N, P= $100, M =$101, N= $102 என வைத்துக்கொள்வோம்.


In a high level language i = 1; sum = i while i <= 10 sum = sum + i i = i+ 1

உயர் மட்ட மொழியில் i = 1; sum = i, i <= 10 ஆக இருக்கும்போது sum = sum + i, i = i+ 1


Find maximum in an array AR[i] i = 1..10

ஒரு வரிசையில் அதிகபட்ச மதிப்பைக் கண்டறியவும் AR[i] i = 1..10


In an assembler program, the assembly language directive helps to improve the readability.

ஒரு அசெம்பிளர் நிரலில், அசெம்பிளி மொழி கட்டளைகள் படிக்கக்கூடிய தன்மையை மேம்படுத்த உதவுகின்றன.


An assembler can translate a source file into machine code file.

ஒரு அசெம்பிளர் மூலக் கோப்பை இயந்திரக் குறியீடு கோப்பாக மொழிபெயர்க்க முடியும்.


The goal of this family of computer is to have compatible instruction set.

இந்த கணினி குடும்பத்தின் குறிக்கோள், இணக்கமான அறிவுறுத்தல் தொகுப்பைக் கொண்டிருப்பது ஆகும்.


Its long live brought light to a now classical problem in instruction set design.

அதன் நீண்ட ஆயுள், அறிவுறுத்தல் தொகுப்பு வடிவமைப்பில் ஒரு உன்னதமான சிக்கலுக்கு வெளிச்சம் போட்டுக் காட்டியது.


S360 has 16 32-bit registers, R0 to R15.

S360 ஆனது R0 முதல் R15 வரை 16 32-பிட் பதிவேடுகளைக் கொண்டுள்ளது.


It has five addressing modes: register-register (RR), register-index (RX), register- storage (RS), storage-index (SI) and storage-storage (SS).

இது ஐந்து முகவரியிடல் முறைகளைக் கொண்டுள்ளது: பதிவேடு-பதிவேடு (RR), பதிவேடு-குறியீடு (RX), பதிவேடு-சேமிப்பு (RS), சேமிப்பு-குறியீடு (SI) மற்றும் சேமிப்பு-சேமிப்பு (SS).


The instruction format for decimal addition is not the same as that for binary addition.

தசம கூட்டலுக்கான அறிவுறுத்தல் வடிவம், இரும கூட்டலுக்கான வடிவத்தைப் போல இல்லை.


Computer architecture is an exciting subject.

கணினி கட்டமைப்பு ஒரு அற்புதமான பாடமாகும்.


The rapid development of technology increases the speed of a processor by 60 % every year continuously for 20 years.

தொழில்நுட்பத்தின் அதிவேக வளர்ச்சி, செயலியின் வேகத்தை ஒவ்வொரு ஆண்டும் 60% அதிகரிக்கிறது, இது 20 ஆண்டுகளாக தொடர்ந்து நடைபெறுகிறது.


This translates into a factor of more than 1,000 times speed improvement of computer systems from 1980-2000.

இது 1980-2000 காலகட்டத்தில் கணினி அமைப்புகளின் வேகத்தில் 1,000 மடங்குக்கும் அதிகமான வளர்ச்சியை ஏற்படுத்தியது.


In my life time, I have witnessed the key development of this technology and the important discoveries in this field so often that it almost becomes a part of every life!

என் வாழ்நாளில், இந்த தொழில்நுட்பத்தின் முக்கிய வளர்ச்சியையும், இந்தத் துறையில் ஏற்பட்ட முக்கியமான கண்டுபிடிப்புகளையும் நான் அடிக்கடி பார்த்திருக்கிறேன், அது கிட்டத்தட்ட ஒவ்வொரு வாழ்க்கையின் ஒரு பகுதியாக மாறிவிட்டது!


It is difficult to find the advancement of this scale in other fields.

மற்ற துறைகளில் இத்தகைய அளவிலான முன்னேற்றத்தைக் கண்டுபிடிப்பது கடினம்.


The understanding of this development is important to foresee the future and understand the limitation of the technology.

இந்த வளர்ச்சியின் புரிதல், எதிர்காலத்தை முன்னறிவிப்பதற்கும், தொழில்நுட்பத்தின் வரம்புகளைப் புரிந்துகொள்வதற்கும் முக்கியமானது.


Teaching computer architecture is extremely rewarding and at the same time can be exhausting as the subject itself evolved at such a rapid rate.

கணினி கட்டமைப்பை கற்பித்தல் மிகவும் பயனுள்ளதாக இருக்கும், அதே நேரத்தில் அது மிகவும் சோர்வாகவும் இருக்கலாம், ஏனெனில் இந்த பாடமே மிக வேகமாக உருவாகி வருகிறது.


I have been teaching students at many levels including bachelor degree, master degree and doctoral degree for a number of years.

நான் பல ஆண்டுகளாக இளங்கலை, முதுகலை மற்றும் முனைவர் பட்டம் உட்பட பல மட்டங்களில் மாணவர்களுக்கு கற்பித்துள்ளேன்.


My experience in teaching the subject is that students learn best by "doing", playing with the design.

இந்த பாடத்தை கற்பிப்பதில் எனது அனுபவம் என்னவென்றால், மாணவர்கள் வடிவமைப்பை கையாளுவதன் மூலம் சிறப்பாக கற்றுக்கொள்கிறார்கள்.


In the past, performing the experiments with computer design is difficult.

கடந்த காலத்தில், கணினி வடிவமைப்பில் பரிசோதனைகளை மேற்கொள்வது கடினமாக இருந்தது.


However, as our knowledge in computer design grows, we are able to understand and model its behaviour more accurately and more easily.

இருப்பினும், கணினி வடிவமைப்பில் நமது அறிவு வளரும்போது, அதன் நடத்தையை மிகவும் துல்லியமாகவும் எளிதாகவும் புரிந்து கொள்ளவும் மாதிரியாகவும் முடிகிறது.


We are able to develop simple tools that can simulate approximate behaviour of various parts of computer systems without too much difficulty.

கணினி அமைப்புகளின் பல்வேறு பகுதிகளின் தோராயமான நடத்தையை அதிகம் சிரமமின்றி உருவகப்படுத்தக்கூடிய எளிய கருவிகளை உருவாக்க முடிகிறது.


The tools can change the way we learn about computer architecture.

இந்த கருவிகள் கணினி கட்டமைப்பு பற்றி நாம் கற்கும் விதத்தை மாற்றும்.


These tools are simulators at different levels.

இந்த கருவிகள் வெவ்வேறு மட்டங்களில் உள்ள உருவகப்படுத்திகள் ஆகும்.


At the program-level, a program profiler enable us to see how different parts of the program spend their times.

நிரல் மட்டத்தில், ஒரு நிரல் சுயவிவரம் நிரலின் வெவ்வேறு பகுதிகள் தங்கள் நேரத்தை எவ்வாறு செலவிடுகின்றன என்பதைப் பார்க்க உதவுகிறது.


At the instruction-level, the simulator exposes the execution of machine instructions and the frequency of their use.

உத்தரவு மட்டத்தில், உருவகப்படுத்தி இயந்திர வழிமுறைகளின் செயல்படுத்தலையும், அவற்றின் பயன்பாட்டின் அதிர்வெண்ணையும் வெளிப்படுத்துகிறது.


The lower- level down to the level of machine organisation can illustrate the inner working of a processor and let us understand how each component cooperates to achieve performance under different constraints.

இயந்திர அமைப்பின் மட்டம் வரை, செயலியின் உள் செயல்பாட்டை விளக்க முடியும், மேலும் வெவ்வேறு கட்டுப்பாடுகளின் கீழ் செயல்திறனை அடைய ஒவ்வொரு கூறுகளும் எவ்வாறு ஒத்துழைக்கின்றன என்பதைப் புரிந்துகொள்ள உதவுகிறது.


All these tools enable us to learn with great clarity.

இந்த கருவிகள் அனைத்தும் தெளிவுடன் கற்றுக்கொள்ள உதவுகின்றன.


This book explains various parts of modern computer systems.

இந்தப் புத்தகம் நவீன கணினி அமைப்புகளின் பல்வேறு பகுதிகளை விளக்குகிறது.


Beginning with the basic organisation and extend it to incorporate performance enhancement features such as pipeline, multiple functional units and vector units.

அடிப்படை அமைப்பில் தொடங்கி, பைப்லைன், பல செயல்பாட்டு அலகுகள் மற்றும் வெக்டர் அலகுகள் போன்ற செயல்திறனை அதிகரிக்கும் அம்சங்களை உள்ளடக்கியதாக இதை விரிவுபடுத்துகிறது.


The control unit is a crucial part of a computer's architecture.

கட்டுப்பாட்டு அலகு கணினியின் கட்டமைப்பின் முக்கியமான பகுதியாகும்.


Microprogramming offers flexibility in designing control units.

நுண்ணிய நிரலாக்கம் கட்டுப்பாட்டு அலகுகளை வடிவமைப்பதில் நெகிழ்வுத்தன்மையை வழங்குகிறது.


The S1 CPU is a simplified model for educational purposes.

S1 CPU கல்வி நோக்கங்களுக்காக உருவாக்கப்பட்ட ஒரு எளிய மாதிரி ஆகும்.


Instruction sets define the operations a CPU can perform.

கட்டளைத் தொகுப்புகள் ஒரு CPU செய்யக்கூடிய செயல்பாடுகளை வரையறுக்கின்றன.


The program counter keeps track of the next instruction to be executed.

நிரல் கவுண்டர் செயல்படுத்தப்பட வேண்டிய அடுத்த கட்டளையை கண்காணிக்கிறது.


Registers are used to store data within the CPU.

CPU-க்குள் தரவைச் சேமிக்க பதிவேடுகள் பயன்படுத்தப்படுகின்றன.


The ALU performs arithmetic and logical operations.

ALU கணித மற்றும் தர்க்கரீதியான செயல்பாடுகளைச் செய்கிறது.


Memory access speed is a critical factor in CPU performance.

நினைவக அணுகல் வேகம் CPU செயல்திறனில் ஒரு முக்கியமான காரணியாகும்.


Microprograms can emulate different computer models.

நுண்ணிய நிரல்கள் வெவ்வேறு கணினி மாதிரிகளைப் பிரதிபலிக்க முடியும்.


Hardwired control units are faster but less flexible.

வன்பொருள் கட்டுப்பாட்டு அலகுகள் வேகமானவை, ஆனால் குறைவான நெகிழ்வுத்தன்மை கொண்டவை.


The instruction format determines how instructions are structured.

கட்டளை வடிவம் கட்டளைகள் எவ்வாறு கட்டமைக்கப்படுகின்றன என்பதை தீர்மானிக்கிறது.


Extended opcodes provide more instruction possibilities.

விரிவாக்கப்பட்ட ஆப்கோடுகள் அதிக கட்டளை சாத்தியக்கூறுகளை வழங்குகின்றன.


The S1 simulator helps understand CPU operation.

S1 சிமுலேட்டர் CPU செயல்பாட்டைப் புரிந்துகொள்ள உதவுகிறது.


Conditional jumps allow for program flow control.

நிபந்தனைக்குட்பட்ட தாவல்கள் நிரல் ஓட்டக் கட்டுப்பாட்டை அனுமதிக்கின்றன.


Subroutines are called using the CALL instruction.

சப்ரூட்டீன்கள் CALL கட்டளையைப் பயன்படுத்தி அழைக்கப்படுகின்றன.


The stack is used for storing return addresses.

திரும்பும் முகவரிகளை சேமிக்க அடுக்கு பயன்படுத்தப்படுகிறது.


Microprogrammed control units use memory to store control signals.

நுண்ணிய நிரலாக்கப்பட்ட கட்டுப்பாட்டு அலகுகள் கட்டுப்பாட்டு சமிக்ஞைகளை சேமிக்க நினைவகத்தைப் பயன்படுத்துகின்றன.


The design of a CPU involves many trade-offs.

ஒரு CPU இன் வடிவமைப்பில் பல சமரசங்கள் அடங்கும்.


Understanding the S1 architecture is a good starting point.

S1 கட்டமைப்பைப் புரிந்துகொள்வது ஒரு நல்ல தொடக்கப் புள்ளியாகும்.


The evolution of computer architecture is fascinating.

கணினி கட்டமைப்பின் பரிணாமம் ஒரு அற்புதமான விஷயம்.


The processor's instruction pipeline is designed to overlap operations to reduce idle time.

செயலியின் அறிவுறுத்தல் குழாய், செயலற்ற நேரத்தைக் குறைக்க செயல்பாடுகளை ஒன்றோடொன்று இணைக்க வடிவமைக்கப்பட்டுள்ளது.


Instruction fetch, decode, and execute are the main stages of a typical pipeline.

அறிவுறுத்தலை எடுத்தல், டிகோட் செய்தல் மற்றும் செயல்படுத்துதல் ஆகியவை ஒரு வழக்கமான குழாயின் முக்கிய நிலைகளாகும்.


Overlapping operations in a pipeline can significantly improve performance.

குழாயில் ஒன்றோடொன்று இணைந்த செயல்பாடுகள் செயல்திறனை கணிசமாக மேம்படுத்தும்.


A pipeline stall occurs when the flow of instructions is interrupted.

வழிமுறைகளின் ஓட்டம் தடைபடும்போது குழாய் முடக்கம் ஏற்படுகிறது.


Structural, data, and control hazards can cause pipeline stalls.

கட்டமைப்பு, தரவு மற்றும் கட்டுப்பாட்டு ஆபத்துகள் குழாய் முடக்கத்தை ஏற்படுத்தலாம்.


Data hazards arise from dependencies between instructions.

தரவு ஆபத்துகள் வழிமுறைகளுக்கு இடையேயான சார்புகளைப் பொறுத்து எழுகின்றன.


Register forwarding is a technique to mitigate data hazards.

பதிவேடு ஃபார்வர்டிங் என்பது தரவு ஆபத்துகளைக் குறைப்பதற்கான ஒரு நுட்பமாகும்.


Control hazards are caused by branch instructions.

கட்டுப்பாட்டு ஆபத்துகள் கிளை வழிமுறைகளால் ஏற்படுகின்றன.


Branch prediction is used to handle control hazards.

கட்டுப்பாட்டு ஆபத்துகளைக் கையாள கிளை முன்னறிவிப்பு பயன்படுத்தப்படுகிறது.


The Amdahl's law explains the limit of speedup in pipelining.

அம்டாலின் விதி, குழாய் அமைப்பில் வேக வரம்பை விளக்குகிறது.


A well-designed pipeline can significantly increase processor performance.

ஒரு நன்கு வடிவமைக்கப்பட்ட குழாய் செயலியின் செயல்திறனை கணிசமாக அதிகரிக்கும்.


The goal is to reduce the CPI (Cycles Per Instruction).

குறிக்கோள் CPI (ஒரு அறிவுறுத்தலுக்கு சுழற்சிகள்) குறைப்பதாகும்.


Each stage in the pipeline typically has a latch.

குழாயில் உள்ள ஒவ்வொரு கட்டத்திலும் பொதுவாக ஒரு தாழ்ப்பாள் உள்ளது.


The speedup of a pipeline is determined by the number of stages.

குழாயின் வேகம் நிலைகளின் எண்ணிக்கையால் தீர்மானிக்கப்படுகிறது.


Stalls can significantly degrade pipeline performance.

முடக்கங்கள் குழாய் செயல்திறனை கணிசமாக சீரழிக்கும்.


The bypass unit helps to avoid data hazards.

பைபாஸ் அலகு தரவு ஆபத்துகளைத் தவிர்க்க உதவுகிறது.


Branch prediction can reduce the impact of control hazards.

கிளை முன்னறிவிப்பு கட்டுப்பாட்டு ஆபத்துகளின் தாக்கத்தை குறைக்க முடியும்.


The instruction fetch stage retrieves instructions from memory.

அறிவுறுத்தல் எடுக்கும் நிலை நினைவகத்திலிருந்து வழிமுறைகளை மீட்டெடுக்கிறது.


The decode stage translates the instruction into control signals.

டிகோட் நிலை அறிவுறுத்தலை கட்டுப்பாட்டு சிக்னல்களாக மொழிபெயர்க்கிறது.


Pipelining is a fundamental concept in modern processor design.

குழாய் அமைத்தல் என்பது நவீன செயலி வடிவமைப்பில் ஒரு அடிப்படை கருத்தாகும்.


The accuracy of the prediction can be increased by increasing the state of the history bit.

வரலாற்று பிட்டின் நிலையை அதிகரிப்பதன் மூலம் கணிப்பின் துல்லியத்தை அதிகரிக்க முடியும்.


Figure 6.3 shows one possible arrangement for the prediction states with 2 bits.

படம் 6.3 இரண்டு பிட்களுடன் கணிப்பு நிலைகளுக்கான ஒரு சாத்தியமான ஏற்பாட்டைக் காட்டுகிறது.


The prediction by BHT is not very accurate, as the information stored in BHT is limited.

BHT இன் கணிப்பு அவ்வளவு துல்லியமாக இல்லை, ஏனெனில் BHT இல் சேமிக்கப்படும் தகவல் குறைவாக உள்ளது.


To improve the accuracy of prediction more information about the address of the jump instruction and the address of the destination of jump is required.

கணிப்பின் துல்லியத்தை மேம்படுத்த, ஜம்ப் அறிவுறுத்தலின் முகவரி மற்றும் ஜம்ப் இலக்கு முகவரி பற்றிய கூடுதல் தகவல் தேவை.


We need to know what address to fetch by the end of IF.

IF இன் முடிவில் எந்த முகவரியை எடுக்க வேண்டும் என்பதை நாம் தெரிந்து கொள்ள வேண்டும்.


If the instruction is a branch and we know what the next PC is, we can have zero stall on branch.

அறிவுறுத்தல் ஒரு கிளை என்றால், அடுத்த PC என்னவென்று தெரிந்தால், கிளையில் பூஜ்ஜிய முட்டுக்கட்டையை நாம் பெறலாம்.


The main idea is to use a cache memory to store PC of instruction fetched and its predicted next PC and history bit.

முக்கிய யோசனை என்னவென்றால், எடுக்கப்பட்ட அறிவுறுத்தலின் PC மற்றும் அதன் கணிக்கப்பட்ட அடுத்த PC மற்றும் வரலாற்று பிட்டை சேமிக்க ஒரு கேச் நினைவகத்தைப் பயன்படுத்துவதாகும்.


Another way to reduce the stall cycle caused by the branch is to change the semantic of the jump instruction.

கிளையால் ஏற்படும் முட்டுக்கட்டை சுழற்சியைக் குறைப்பதற்கான மற்றொரு வழி, ஜம்ப் அறிவுறுத்தலின் கருத்தை மாற்றுவதாகும்.


The jump instruction is "delayed" i.e. caused the actual jump by some amount of clock (equal to stall cycle).

ஜம்ப் அறிவுறுத்தல்


The instruction can be taken from the above, from the target, and from the fall through.

அறிவுறுத்தலை மேலே இருந்து, இலக்கிலிருந்து மற்றும் வீழ்ச்சியிலிருந்து எடுக்கலாம்.


The delay slot is filled by the instruction "above" the branch instruction.

தாமத ஸ்லாட் கிளை அறிவுறுத்தலுக்கு


The delay slot is filled by the instruction at the destination.

தாமத ஸ்லாட் இலக்கில் உள்ள அறிவுறுத்தலால் நிரப்பப்படுகிறது.


The instruction in delay slot must be "safe", that is, when the prediction is wrong, executing this instruction should not change the machine state.

தாமத ஸ்லாட்டில் உள்ள அறிவுறுத்தல்


One delay slot can be filled with useful instruction about 50% of the time.

ஒரு தாமத ஸ்லாட்டைப் பயனுள்ள அறிவுறுத்தலுடன் சுமார் 50% நேரம் நிரப்பலாம்.


For simple operations such as integer arithmetic this is possible.

எளிமையான செயல்பாடுகளுக்கு, முழு எண் கணிதம் போன்றவை சாத்தியமாகும்.


For floating-point operations the pipeline will required to operate in multiple cycle.

மிதவை புள்ளி செயல்பாடுகளுக்கு, குழாய் பல சுழற்சிகளில் செயல்பட வேண்டும்.


Assume the inputs are two normalized floating-point numbers, A and B.

உள்ளீடுகள் இரண்டு இயல்பாக்கப்பட்ட மிதவை புள்ளி எண்கள், A மற்றும் B என்று வைத்துக்கொள்வோம்.


The pipeline for the FP multiplier is shows in Fig 6.5.

FP பெருக்கியின் குழாய் படம் 6.5 இல் காட்டப்பட்டுள்ளது.


The control of this functional unit is complex because the collision exists if a new operation is admitted into the pipeline while one or more operations are in progress.

இந்த செயல்பாட்டு அலகு கட்டுப்பாடு சிக்கலானது, ஏனெனில் ஒன்று அல்லது அதற்கு மேற்பட்ட செயல்பாடுகள் நடந்து கொண்டிருக்கும்போது ஒரு புதிய செயல்பாடு குழாயில் அனுமதிக்கப்பட்டால் மோதல் ஏற்படுகிறது.


Assume the multiplication of significands takes 2 cycles to form partial products and 2 more cycles to add the partial products.

சிக்னிஃபிகண்டுகளின் பெருக்கல் பகுதி தயாரிப்புகளை உருவாக்க 2 சுழற்சிகளையும், பகுதி தயாரிப்புகளைச் சேர்க்க மேலும் 2 சுழற்சிகளையும் எடுக்கும் என்று வைத்துக்கொள்வோம்.


The processor fetches and issues an instruction unless there is a data dependence.

தரவு சார்ந்திருத்தல் இல்லாத வரை செயலி ஒரு கட்டளையை எடுத்து வெளியிடும்.


When data hazard occurs the pipeline is stalled.

தரவு ஆபத்து ஏற்பட்டால், குழாய் முடக்கப்படும்.


இது நிலையான திட்டமிடல் என்று அழைக்கப்படுகிறது.


The stall caused by data hazard can be reduced by forwarding the result using a bypass unit.

தரவு ஆபத்தால் ஏற்படும் முடக்கம், ஒரு பைபாஸ் அலகு மூலம் முடிவை ஃபார்வர்ட் செய்வதன் மூலம் குறைக்கப்படலாம்.


This section introduces more hardware scheme to reduce the stalls, this is called dynamic scheduling as it can detect the dependencies at the run-time.

இந்த பிரிவு, முடக்கங்களைக் குறைக்க மேலும் வன்பொருள் திட்டத்தை அறிமுகப்படுத்துகிறது, இது இயக்க நேரத்தில் சார்புகளைக் கண்டறிய முடியும் என்பதால், டைனமிக் திட்டமிடல் என்று அழைக்கப்படுகிறது.


If an instruction can be executed out-of-order this stall can be eliminated.

ஒரு கட்டளையை வரிசைக்கு வெளியே செயல்படுத்த முடிந்தால், இந்த முடக்கத்தை அகற்றலாம்.


We can check data hazards in the ID stage.

ID நிலையில் தரவு ஆபத்துகளை சரிபார்க்கலாம்.


To allow out-of-order execution the issue process must be split into two parts.

வரிசைக்கு வெளியே செயல்பட அனுமதிப்பதற்கு, வெளியிடும் செயல்முறை இரண்டு பகுதிகளாகப் பிரிக்கப்பட வேண்டும்.


Scoreboard is a hardware technique that enables instructions to be out-of-order executed when there are sufficient resources and no data dependencies.

போதுமான வளங்கள் மற்றும் தரவு சார்புகள் இல்லாதபோது, கட்டளைகளை வரிசைக்கு வெளியே செயல்படுத்த அனுமதிக்கும் ஒரு வன்பொருள் நுட்பம் ஸ்கோர்போர்டு ஆகும்.


The goal of a scoreboard is to maintain an execution rate of one instruction per clock cycle by executing an instruction as early as possible.

ஒரு ஸ்கோர்போர்டின் குறிக்கோள் என்னவென்றால், ஒரு கடிகார சுழற்சிக்கு ஒரு கட்டளையை இயக்கும் விகிதத்தை, முடிந்தவரை விரைவில் ஒரு கட்டளையை செயல்படுத்துவதன் மூலம் பராமரிப்பதாகும்.


The scoreboard is responsible for instruction issue and execution.

கட்டளை வெளியீடு மற்றும் செயலாக்கத்திற்கு ஸ்கோர்போர்டு பொறுப்பாகும்.


இது அனைத்து ஆபத்து கண்டறிதல்களையும் செய்கிறது.


Every instruction goes through the scoreboard which keeps all information necessary to detect all hazards.

ஒவ்வொரு கட்டளையும் ஸ்கோர்போர்டு வழியாக செல்கிறது, இது அனைத்து ஆபத்துகளையும் கண்டறிய தேவையான அனைத்து தகவல்களையும் வைத்திருக்கிறது.


The scoreboard determines when an instruction can read its operands and begin execution.

ஒரு கட்டளை எப்போது அதன் செயற்குறிகளைப் படிக்க முடியும் மற்றும் செயல்படத் தொடங்க முடியும் என்பதை ஸ்கோர்போர்டு தீர்மானிக்கிறது.


The scoreboard controls when an instruction can write its result into the destination register.

ஒரு கட்டளை எப்போது அதன் முடிவை இலக்கு பதிவேட்டில் எழுத முடியும் என்பதை ஸ்கோர்போர்டு கட்டுப்படுத்துகிறது.


All hazard detection and resolution is centralised in the scoreboard.

அனைத்து ஆபத்து கண்டறிதல் மற்றும் தீர்மானம் ஸ்கோர்போர்டில் மையப்படுத்தப்பட்டுள்ளது.


To illustrate the working of scoreboard we will use S1 with scoreboard (S1s).

ஸ்கோர்போர்டின் செயல்பாட்டை விளக்குவதற்கு, ஸ்கோர்போர்டு (S1s) உடன் S1 ஐப் பயன்படுத்துவோம்.


Assume S1s has 2 FP multipliers, one FP divide, one FP add and one integer unit.

S1s ஆனது 2 FP பெருக்கிகள், ஒரு FP வகுத்தல், ஒரு FP கூட்டல் மற்றும் ஒரு முழு எண் அலகு ஆகியவற்றைக் கொண்டுள்ளது என்று வைத்துக்கொள்வோம்.


Each instruction goes through 4 steps, which replaces the pipeline stages, as follows:

ஒவ்வொரு கட்டளையும் 4 படிகள் வழியாக செல்கிறது, இது குழாய் நிலைகளை மாற்றுகிறது, பின்வருமாறு:


Issue, when there is no structural hazard the instruction is issued.

வெளியீடு, கட்டமைப்பு ஆபத்து இல்லாதபோது கட்டளை வெளியிடப்படுகிறது.


The branch point 4 is called branch "out" of the trace.

கிளை புள்ளி 4, தடத்தின் "வெளியே" கிளை என்று அழைக்கப்படுகிறது.


Trace compaction tries to move 3 and 5 to the point before the branch 3.

தட அடர்த்தி 3 மற்றும் 5 ஐ கிளை 3 க்கு முன் உள்ள புள்ளிக்கு நகர்த்த முயற்சிக்கிறது.


Loop unrolling, and trace scheduling aim at increasing the amount of instruction level parallelism.

லூப் அன்ரோலிங் மற்றும் டிரேஸ் ஷெட்யூலிங் ஆகியவை அறிவுறுத்தல் நிலை இணையான தன்மையை அதிகரிக்கும் நோக்கமாகக் கொண்டுள்ளன.


Speculative execution can improve the performance given that the resources are adequate.

ஊக செயல்படுத்தல் போதுமான வளங்கள் வழங்கப்பட்டால் செயல்திறனை மேம்படுத்தும்.


Each instruction is tagged with a predicate field.

ஒவ்வொரு அறிவுறுத்தலும் ஒரு முன்னொட்டு புலத்துடன் குறிக்கப்பட்டுள்ளது.


For load/store instructions, if execute speculatively may result in an exception.

ஏற்றுதல்/சேமிப்பு அறிவுறுத்தல்களுக்கு, ஊகத்தின்படி செயல்படுத்துவது ஒரு விதிவிலக்கை ஏற்படுத்தலாம்.


This will hide the latency of memory access because the instruction is issued much earlier than the result is needed.

இது நினைவக அணுகலின் தாமதத்தை மறைக்கும், ஏனெனில் முடிவு தேவைப்படுவதை விட அறிவுறுத்தல் மிக முன்னதாகவே வெளியிடப்படுகிறது.


An associative list is a data structure that stores "key" and "value".

ஒரு தொடர்பு பட்டியல் என்பது "விசை" மற்றும் "மதிப்பு" ஆகியவற்றை சேமிக்கும் ஒரு தரவு கட்டமைப்பு ஆகும்.


The program to the value of a key is as follows.

ஒரு விசையின் மதிப்பிற்கான நிரல் பின்வருமாறு.


The loop of interest is the inner loop (line 3).

விருப்பமான லூப் உள் லூப் ஆகும் (வரி 3).


Speculation is used to start the loads as soon as possible.

ஏற்றுதல்களை விரைவில் தொடங்க ஊகம் பயன்படுத்தப்படுகிறது.


This schedule shows that one loop iteration can be executed in four cycles without any stall.

இந்த அட்டவணை, எந்த ஒரு தடை இல்லாமல், ஒரு லூப் மறு செய்கையை நான்கு சுழற்சிகளில் செயல்படுத்த முடியும் என்பதைக் காட்டுகிறது.


The loop's second iteration provides an example of the use of control speculation.

லூப்பின் இரண்டாவது மறு செய்கை கட்டுப்பாட்டு ஊகத்தைப் பயன்படுத்துவதற்கான ஒரு எடுத்துக்காட்டை வழங்குகிறது.


The processor can execute two loads in parallel in cycle one and two.

செயலி சுழற்சி ஒன்று மற்றும் இரண்டில் இரண்டு ஏற்றல்களை இணையாக செயல்படுத்த முடியும்.


PowerPC601 can issue branch and floating-point instructions out of order.

PowerPC601 கிளை மற்றும் மிதவை-புள்ளி அறிவுறுத்தல்களை வரிசைக்கு வெளியே வழங்க முடியும்.


பென்டியம் 5-நிலை பைப்லைனைக் கொண்டுள்ளது.


The simple instructions are instructions that are in the following groups:

எளிய அறிவுறுத்தல்கள் பின்வரும் குழுக்களில் உள்ள அறிவுறுத்தல்களாகும்:


Vector machines need large memory bandwidth.

திசையன் இயந்திரங்களுக்கு பெரிய நினைவக அலைவரிசை தேவை.


The difficulty is in designing a memory system to sustain a continuous flow of data.

தரவின் தொடர்ச்சியான ஓட்டத்தைத் தக்கவைக்க ஒரு நினைவக அமைப்பை வடிவமைப்பதில் சிரமம் உள்ளது.


We will illustrate the use of interleaving memory to implement vector arithmetic, C = A + B.

திசையன் கணிதத்தை செயல்படுத்த, C = A + B, இடைச்செருகல் நினைவகத்தைப் பயன்படுத்துவதை நாங்கள் விளக்குவோம்.


The vector machine significantly reduces dynamic instruction bandwidth.

திசையன் இயந்திரம் இயக்க வழிமுறை அலைவரிசையை கணிசமாகக் குறைக்கிறது.


Pipeline stalls are required only once per vector operation.

ஒரு திசையன் செயல்பாட்டிற்கு ஒரு முறை மட்டுமே குழாய் தேக்கங்கள் தேவைப்படுகின்றன.


The execution time of S1v can be greatly reduced by using chaining.

சங்கிலி முறையைப் பயன்படுத்துவதன் மூலம் S1v இன் செயல்படுத்தும் நேரத்தை பெரிதும் குறைக்க முடியும்.


To use the vector unit, the program must be vectorised.

திசையன் அலகைப் பயன்படுத்த, நிரல் திசையனாக்கம் செய்யப்பட வேண்டும்.


When the data length is not equal to vector length, strip-mining is used.

தரவு நீளம் திசையன் நீளத்திற்கு சமமாக இல்லாதபோது, ஸ்ட்ரிப்-மைனிங் பயன்படுத்தப்படுகிறது.


A vector stride is the distance between elements to be merged.

ஒரு திசையன் ஸ்ட்ரைடு என்பது ஒன்றிணைக்கப்பட வேண்டிய கூறுகளுக்கு இடையிலான தூரம் ஆகும்.


This program can be vectorised to multiply each row of b by each column of c.

இந்த நிரலை b இன் ஒவ்வொரு வரிசையையும் c இன் ஒவ்வொரு நெடுவரிசையையும் பெருக்க திசையனாக்கம் செய்யலாம்.


எல்லா சுழல்களையும் திசையனாக்கம் செய்ய முடியாது.


Chaining allows vector operations to run in parallel.

சங்கிலி முறை திசையன் செயல்பாடுகளை இணையாக இயக்க அனுமதிக்கிறது.


The ability to vectorise is influenced by the algorithms used.

திசையனாக்கம் செய்யும் திறன் பயன்படுத்தப்படும் வழிமுறைகளால் பாதிக்கப்படுகிறது.


When there are conditionals inside loops, programs cannot be vectorised.

சுழல்களுக்குள் நிபந்தனைகள் இருக்கும்போது, நிரல்களை திசையனாக்கம் செய்ய முடியாது.


The inner loop can be vectorised using a vector mask.

உள் சுழலை ஒரு திசையன் முகமூடியைப் பயன்படுத்தி திசையனாக்கம் செய்யலாம்.


For a sparse matrix, the supporting operation is called scatter-gather.

ஒரு ஸ்பார்ஸ் மேட்ரிக்ஸிற்காக, துணை செயல்பாடு ஸ்கேட்டர்-கேதர் என்று அழைக்கப்படுகிறது.


Reduction is a loop that reduces an array to a single value.

குறைப்பு என்பது ஒரு வரிசையை ஒற்றை மதிப்பிற்கு குறைக்கும் ஒரு சுழலாகும்.


The time to complete a vector operation depends on vector start up time.

ஒரு திசையன் செயல்பாட்டை முடிக்க ஆகும் நேரம் திசையன் தொடக்க நேரத்தைப் பொறுத்தது.


Initiation rate is the time per result once a vector operation is running.

ஒரு திசையன் செயல்பாடு இயங்கும்போது, தொடக்க விகிதம் ஒரு முடிவுக்கு ஆகும் நேரம் ஆகும்.


Sustained rate is the time per element for a set of vector operations.

தொடர்ச்சியான விகிதம் என்பது திசையன் செயல்பாடுகளின் தொகுப்பிற்கான ஒரு தனிமத்திற்கு ஆகும் நேரம் ஆகும்.


The peak performance is the performance without the start-up overhead.

உச்ச செயல்திறன் என்பது தொடக்க மேலடுக்கு இல்லாமல் கிடைக்கும் செயல்திறன் ஆகும்.


The Linpack benchmark is a Gaussian elimination on a 100 x 100 matrix.

Linpack அளவுகோல் என்பது 100 x 100 அணிவரிசையில் ஒரு காசியன் நீக்குதல் ஆகும்.


Stack machines operate on implicit data in a stack structure.

ஸ்டாக் இயந்திரங்கள் ஒரு ஸ்டாக் கட்டமைப்பில் மறைமுக தரவுகளில் செயல்படுகின்றன.


Multiple stacks improve the speed of execution.

பல அடுக்குகள் செயல்படும் வேகத்தை மேம்படுத்துகின்றன.


Figure 9.3 shows a typical microarchitecture of a stack machine.

படம் 9.3 ஒரு அடுக்கு இயந்திரத்தின் ஒரு வழக்கமான நுண் கட்டமைப்பு காட்டுகிறது.


To improve the speed of execution, 2 top elements on the stack can be cached into registers.

செயல்படும் வேகத்தை அதிகரிக்க, அடுக்கின் மேல் உள்ள 2 கூறுகளைப் பதிவேடுகளில் சேமிக்க முடியும்.


This will reduce the amount of data movement in the stack.

இது அடுக்கில் தரவு நகர்வுகளைக் குறைக்கும்.


Example result = A op B, requires 3 data movements in the stack: pop A pop B op push result

எடுத்துக்காட்டு முடிவு = A op B, அடுக்கில் 3 தரவு நகர்வுகள் தேவை: pop A pop B op push result


If the top 2 elements are cached (stored) in the register A and B.

மேல் 2 கூறுகள் A மற்றும் B பதிவேட்டில் சேமிக்கப்பட்டால்.


The data movement will be reduced to one.

தரவு நகர்வு ஒன்றாகக் குறைக்கப்படும்.


By caching some elements to registers, the registers are considered a part of the stack.

சில கூறுகளைப் பதிவேடுகளில் சேமிப்பதன் மூலம், பதிவேடுகள் அடுக்கின் ஒரு பகுதியாகக் கருதப்படுகின்றன.


Push x performs push B B = A A = x and Pop x performs x = A A = B pop B

Push x ஆனது push B B = A A = x ஐச் செய்கிறது மற்றும் Pop x ஆனது x = A A = B pop B ஐச் செய்கிறது.


As data movement between registers is faster than accessing the stack, the use of caching will improve the speed of execution for binary operations and for other operations that access 2 top elements.

பதிவேடுகளுக்கு இடையேயான தரவு நகர்வு அடுக்கை அணுகுவதை விட வேகமாக இருப்பதால், சேமிப்பகத்தைப் பயன்படுத்துவது பைனரி செயல்பாடுகளின் வேகத்தை அதிகரிக்கும் மற்றும் மேல் 2 கூறுகளை அணுகும் பிற செயல்பாடுகளுக்கும் உதவும்.


To illustrate a concrete example of a stack machine, the R1 virtual machine will be discussed.

ஒரு அடுக்கு இயந்திரத்தின் உறுதியான உதாரணத்தை விளக்க, R1 மெய்நிகர் இயந்திரம் விவாதிக்கப்படும்.


The R1 is a stack-based instruction set which is an architectural neutral byte code aims to be portable and reasonably efficient across many platforms.

R1 என்பது ஒரு அடுக்கு அடிப்படையிலான அறிவுறுத்தல் தொகுப்பாகும், இது ஒரு கட்டமைப்பு நடுநிலை பைட் குறியீடாகும், இது பல தளங்களில் போர்ட்டபிள் மற்றும் நியாயமான திறமையானதாக இருக்க வேண்டும்.


The R1 is intended to be a virtual machine for the purpose of controlling real-time devices.

R1 ஆனது நிகழ்நேர சாதனங்களைக் கட்டுப்படுத்தும் நோக்கத்திற்காக ஒரு மெய்நிகர் இயந்திரமாக இருக்க வேண்டும்.


It provides the support for concurrency control and protection of shared resources including real-time facilities such as clock and time-out.

இது கடிகாரம் மற்றும் நேரமின்மை போன்ற நிகழ்நேர வசதிகள் உட்பட, பகிரப்பட்ட வளங்களின் ஒருங்கினைப்பு கட்டுப்பாடு மற்றும் பாதுகாப்பிற்கான ஆதரவை வழங்குகிறது.


The reason for choosing stack-based ISA is the compactness of code size and the ease of implementation.

அடுக்கு அடிப்படையிலான ISA ஐத் தேர்ந்தெடுப்பதற்கான காரணம், குறியீடு அளவின் சுருக்கமும், செயல்படுத்துவதற்கான எளிமையும் ஆகும்.


R1 instruction set The instructions can be categorised into 6 groups:

R1 அறிவுறுத்தல் தொகுப்பு அறிவுறுத்தல்கள் 6 குழுக்களாக வகைப்படுத்தப்படலாம்:


Let us ignore the instructions that support real-time and concurrency.

நிகழ்நேரம் மற்றும் ஒருங்கினைப்பை ஆதரிக்கும் அறிவுறுத்தல்களை நாம் புறக்கணிப்போம்.


Load/store local instructions access to local variables.

லோட்/ஸ்டோர் உள்ளூர் அறிவுறுத்தல்கள் உள்ளூர் மாறிகளை அணுகுகின்றன.


Control flow instructions include jump, conditional jump, call and return.

கட்டுப்பாட்டு ஓட்ட அறிவுறுத்தல்களில் ஜம்ப், நிபந்தனை ஜம்ப், கால் மற்றும் ரிட்டர்ன் ஆகியவை அடங்கும்.


Table 9.1 below shows the instruction set and its encoding.

கீழே உள்ள அட்டவணை 9.1 அறிவுறுத்தல் தொகுப்பு மற்றும் அதன் குறியீட்டு முறையைக் காட்டுகிறது.


The cache memory stores values that are 'temporally related'.

தேக்கக நினைவகம் 'காலரீதியாக தொடர்புடைய' மதிப்புகளைச் சேமிக்கிறது.


The working set of an application is the amount of memory the application required in a period of time.

ஒரு பயன்பாட்டின் பணி தொகுப்பு என்பது ஒரு குறிப்பிட்ட காலப்பகுதியில் பயன்பாட்டிற்குத் தேவையான நினைவகத்தின் அளவாகும்.


இது காலத்தைப் பொறுத்து மாறுபடும்.


When the processor attempts to fetch a word from main memory, the word is supplied from the cache if it is resident there.

செயலி முதன்மை நினைவகத்திலிருந்து ஒரு வார்த்தையை எடுக்க முயற்சிக்கும்போது, அது அங்கிருந்தால், வார்த்தை தேக்ககத்திலிருந்து வழங்கப்படும்.


If not the word is supplied from main memory, but the cache is also loaded with a block of words including the one requested.

இல்லையெனில், வார்த்தை முதன்மை நினைவகத்திலிருந்து வழங்கப்படுகிறது, ஆனால் கோரப்பட்ட ஒன்றும் உட்பட வார்த்தைகளின் தொகுதியுடன் தேக்ககமும் ஏற்றப்படும்.


Thus, subsequent accesses to the same word can be handled at the cache speed.

எனவே, அதே வார்த்தைக்குப் பின்தொடரும் அணுகல்கள் தேக்கக வேகத்தில் கையாளப்படலாம்.


Let h, the cache hit ratio, be the fraction of the references to main memory that can be found in the cache.

தேக்கக ஹிட் விகிதம் h ஆக இருக்கட்டும், இது தேக்ககத்தில் காணக்கூடிய முதன்மை நினைவகத்திற்கான குறிப்புகளின் பகுதியாகும்.


The speed up due to cache is c m c T T S / 

தேக்ககத்தின் காரணமாக வேகம் c m c T T S / 


Let express the speed up in term of hit ratio

ஹிட் விகிதத்தின் அடிப்படையில் வேகத்தை வெளிப்படுத்துக


Thus, if h = 1/2 we can not achieve a speed up of more than 2.

எனவே, h = 1/2 என்றால், 2 ஐ விட அதிகமான வேகத்தை அடைய முடியாது.


படம் அதிகபட்ச S c ஐ h உடன் காட்டுகிறது.


We want to compare two size of cache memory, 512 K bytes and 1 M bytes.

நாம் இரண்டு தேக்கக நினைவக அளவுகளை ஒப்பிட விரும்புகிறோம், 512 K பைட்டுகள் மற்றும் 1 M பைட்டுகள்.


Let the average hit ratio of 512 K bytes cache be 0.93 and the average hit ratio of 1 M bytes cache be 0.97.

512 K பைட்டுகள் தேக்ககத்தின் சராசரி ஹிட் விகிதம் 0.93 ஆகவும், 1 M பைட்டுகள் தேக்ககத்தின் சராசரி ஹிட் விகிதம் 0.97 ஆகவும் இருக்கட்டும்.


Thus, adding 512 K bytes to the cache achieved a system speed up improvement of 24.0

எனவே, தேக்ககத்தில் 512 K பைட்டுகளைச் சேர்ப்பதன் மூலம் 24.0 என்ற கணினி வேக அதிகரிப்பு கிடைத்தது.


This 24 percent improvement could be a good return on relatively small investment.

இந்த 24 சதவீத முன்னேற்றம் ஒப்பீட்டளவில் சிறிய முதலீட்டில் நல்ல வருமானமாக இருக்கலாம்.


We want to assess how much a cache contribute to the performance of a system.

ஒரு தேக்ககம் ஒரு கணினியின் செயல்திறனுக்கு எவ்வளவு பங்களிக்கிறது என்பதை நாம் மதிப்பிட விரும்புகிறோம்.


Assume a cache miss penalty is 50 clock cycles, all instructions take 2 clock cycles (not take into account the caches miss), the miss rate is 2%.

தேக்கக மிஸ் அபராதம் 50 கடிகார சுழற்சிகளாகவும், அனைத்து வழிமுறைகளும் 2 கடிகார சுழற்சிகளாகவும் (தேக்கக மிஸ் கணக்கில் எடுத்துக்கொள்ளப்படவில்லை), மிஸ் விகிதம் 2% ஆகவும் இருப்பதாகக் கருதுக.


There is an average of 1.33 memory references per instruction.

ஒரு வழிமுறைக்கு சராசரியாக 1.33 நினைவக குறிப்புகள் உள்ளன.


What is the impact on performance when taking cache behaviour into consideration?

தேக்கக நடத்தை கருத்தில் கொள்ளும்போது செயல்திறனில் என்ன தாக்கம் ஏற்படும்?


We start with the definition of performance.

செயல்திறனின் வரையறையுடன் தொடங்குகிறோம்.


The RAID system enhances data reliability.

ரேய்ட் அமைப்பு தரவு நம்பகத்தன்மையை மேம்படுத்துகிறது.


RAID Level 1 uses mirrored disks for redundancy.

RAID நிலை 1, அதிகப்படியான தரவு சேமிப்பிற்காக பிரதிபலிப்பு வட்டுக்களைப் பயன்படுத்துகிறது.


The performance of a disk is measured by reads and writes per second.

ஒரு வட்டின் செயல்திறன் ஒரு நொடிக்கு எத்தனை முறை படிக்கிறது மற்றும் எழுதுகிறது என்பதைப் பொறுத்து அளவிடப்படுகிறது.


During large transfers, all disks in a group act as a single unit.

பெரிய பரிமாற்றங்களின் போது, ஒரு குழுவில் உள்ள அனைத்து வட்டுக்களும் ஒரே அலகாக செயல்படும்.


The slow down factor, S, accounts for delays when multiple disks seek the same track.

பல வட்டுக்கள் ஒரே பாதையைத் தேடும்போது ஏற்படும் தாமதங்களைக் கணக்கிட, S என்ற குறைப்பு காரணி பயன்படுத்தப்படுகிறது.


Figure 11.3 summarizes the performance parameters of all RAID levels.

படம் 11.3 அனைத்து RAID நிலைகளின் செயல்திறன் அளவுருக்களை சுருக்கமாகக் கூறுகிறது.


To achieve reliability and performance, RAID starts with mirrored disks.

நம்பகத்தன்மை மற்றும் செயல்திறனை அடைய, RAID பிரதிபலிப்பு வட்டுக்களுடன் தொடங்குகிறது.


The I/O module exchanges data with main memory without CPU involvement.

CPU இன் தலையீடு இல்லாமல், I/O தொகுதி முதன்மை நினைவகத்துடன் தரவை பரிமாறிக்கொள்கிறது.


The CPU interrogates the I/O module to check the status of the device.

சாதனத்தின் நிலையைச் சரிபார்க்க, CPU ஆனது I/O தொகுதியை விசாரிக்கிறது.


There are three techniques for I/O operations: programmed I/O, interrupt-driven I/O and direct memory access (DMA).

I/O செயல்பாடுகளுக்கு மூன்று நுட்பங்கள் உள்ளன: நிரல்படுத்தப்பட்ட I/O, குறுக்கீடு-இயக்கப்பட்ட I/O மற்றும் நேரடி நினைவக அணுகல் (DMA).


With programmed I/O, the CPU directly controls I/O operations.

நிரல்படுத்தப்பட்ட I/O மூலம், CPU ஆனது I/O செயல்பாடுகளை நேரடியாகக் கட்டுப்படுத்துகிறது.


The DMA module takes over the control of the system bus from the CPU.

DMA தொகுதி, CPU இலிருந்து கணினிப் பேருந்தின் கட்டுப்பாட்டை ஏற்றுக்கொள்கிறது.


The evolution of I/O functions started from a simple control of CPU.

I/O செயல்பாடுகளின் பரிணாமம் CPU இன் எளிய கட்டுப்பாட்டில் இருந்து தொடங்கியது.


The future of computer architecture ties closely with the advancement of microelectronics.

கணினி கட்டமைப்பின் எதிர்காலம் நுண்செயலிகளின் வளர்ச்சியுடன் நெருக்கமாகப் பிணைந்துள்ளது.


A simple machine performs instruction execution sequentially.

ஒரு எளிய இயந்திரம் அறிவுறுத்தல்களை வரிசையாக செயல்படுத்துகிறது.


A pipelined machine achieves higher performance by overlapping execution.

ஒரு பைப்லைன் இயந்திரம், செயல்பாட்டை ஒன்றன்மேல் ஒன்றாகச் செய்வதன் மூலம் அதிக செயல்திறனை அடைகிறது.


The invention of cache memory reduces the fetch time greatly.

Cache நினைவகத்தின் கண்டுபிடிப்பு, fetch செய்யும் நேரத்தை வெகுவாகக் குறைக்கிறது.


To increase performance further we need to issue more than one instruction per clock.

செயல்திறனை மேலும் அதிகரிக்க, ஒரு கடிகாரத்திற்கு ஒன்றுக்கு மேற்பட்ட அறிவுறுத்தல்களை வழங்க வேண்டும்.


The present workloads are becoming more multimedia-centric.

தற்போதைய பணிச்சுமைகள் மல்டிமீடியா சார்ந்தவையாக மாறி வருகின்றன.


The trace cache is an instruction cache.

Trace cache என்பது ஒரு அறிவுறுத்தல் cache ஆகும்.


The DRAM became very successful, because of its low bit cost and high density.

குறைந்த பிட் செலவு மற்றும் அதிக அடர்த்தி காரணமாக DRAM மிகவும் வெற்றிகரமாக மாறியது.


A DRAM is characterised by its access time and its cycle time.

ஒரு DRAM அதன் அணுகல் நேரம் மற்றும் சுழற்சி நேரத்தால் வகைப்படுத்தப்படுகிறது.


The memory cell consisted of storage capacitor and selection transistor.

நினைவக செல் சேமிப்பு மின்தேக்கி மற்றும் தேர்வு டிரான்சிஸ்டரைக் கொண்டிருந்தது.


The row and column address inputs are usually multiplexed to minimize the number of pins in the DRAM package.

வரிசை மற்றும் நெடுவரிசை முகவரி உள்ளீடுகள் பொதுவாக DRAM தொகுப்பில் உள்ள முள் எண்ணிக்கையை குறைக்க மல்டிபிளெக்ஸ் செய்யப்படுகின்றன.


Since the read operation is destructive, the data must be written back to the memory cells in parallel with the column access.

படித்தல் செயல்பாடு அழிவுகரமானது என்பதால், தரவு நெடுவரிசை அணுகலுடன் இணையாக நினைவக செல்களுக்கு மீண்டும் எழுதப்பட வேண்டும்.


The limitation in performance of DRAM involves two aspects: the latency and cycle time in the row access and the data rate in the column access.

DRAM இன் செயல்திறனில் உள்ள வரம்பு இரண்டு அம்சங்களை உள்ளடக்கியது: வரிசை அணுகலில் தாமதம் மற்றும் சுழற்சி நேரம் மற்றும் நெடுவரிசை அணுகலில் தரவு விகிதம்.


For faster data rate, EDO (extended data out) DRAMs improve the data rate for column access by adding an extra pipeline stage in the output buffer.

வேகமான தரவு வீதத்திற்காக, EDO (நீட்டிக்கப்பட்ட தரவு வெளியீடு) DRAMகள் வெளியீட்டு இடையகத்தில் ஒரு கூடுதல் குழாய் நிலையைச் சேர்ப்பதன் மூலம் நெடுவரிசை அணுகலுக்கான தரவு வீதத்தை மேம்படுத்துகின்றன.


The peak data rate for a 16-Mbit SDRAM with  16 I/O operating at 66 MHz is 1.1 Gbps (133 Mbytes/second) per chip.

66 MHz இல் இயங்கும்  16 I/O கொண்ட 16-Mbit SDRAM இன் உச்ச தரவு வீதம் ஒரு சிப்பிற்கு 1.1 Gbps (133 Mbytes/second) ஆகும்.


JEDEC ( the Joint Electron Device Engineering Council) has standardized both EDO DRAM and SDRAM.

JEDEC (கூட்டு எலக்ட்ரான் சாதன பொறியியல் கவுன்சில்) EDO DRAM மற்றும் SDRAM இரண்டையும் தரப்படுத்தியுள்ளது.


For faster random access, the performance near SRAM level is achieved by integrating a small amount of SRAM as cache or using multiple banks of DRAM.

வேகமான சீரற்ற அணுகலுக்காக, SRAM அளவின் அருகிலுள்ள செயல்திறன், சிறிய அளவிலான SRAM ஐ கேச்சாக ஒருங்கிணைப்பதன் மூலம் அல்லது பல DRAM வங்கிகளைப் பயன்படுத்துவதன் மூலம் அடையப்படுகிறது.


Rambus DRAM uses a packet-type memory interface to realise a peak data transfer rate of 500 Mbps per data I/O pin (4 Gbps, or 500 Mbytes per chip) with a 250 MHz clock.

Rambus DRAM ஒரு பாக்கெட் வகை நினைவக இடைமுகத்தைப் பயன்படுத்தி ஒரு தரவு I/O முள் ஒன்றுக்கு 500 Mbps (4 Gbps அல்லது சிப் ஒன்றுக்கு 500 Mbytes) என்ற உச்ச தரவு பரிமாற்ற வீதத்தை 250 MHz கடிகாரத்துடன் செயல்படுத்துகிறது.


Video RAM (VRAM) realised concurrent dual port access by multiplexing the data in the DRAM array.

வீடியோ ரேம் (VRAM) DRAM வரிசையில் தரவை மல்டிபிளெக்ஸ் செய்வதன் மூலம் ஒரே நேரத்தில் இரட்டை போர்ட் அணுகலை உணர்ந்தது.


The performance of a computer system can be associated with memory system bandwidth and memory system capacity.

ஒரு கணினி அமைப்பின் செயல்திறனை நினைவக அமைப்பு அலைவரிசை மற்றும் நினைவக அமைப்பு திறன் ஆகியவற்றுடன் இணைக்கலாம்.


The driving forces of DRAM changes are low-end and graphics applications, where the data rate requirement per DRAM density is higher.

DRAM மாற்றங்களுக்கான உந்து சக்திகள் குறைந்த-நிலை மற்றும் கிராபிக்ஸ் பயன்பாடுகளாகும், அங்கு DRAM அடர்த்திக்கு தரவு வீத தேவை அதிகமாக உள்ளது.


The transition to high-speed DRAM occurred not in the high end of the market but in the low end.

அதிக வேக DRAM க்கு மாறுவது சந்தையின் உயர் நிலையில் அல்ல, குறைந்த நிலையில் ஏற்பட்டது.


SDRAM-DDR (SDRAM double data rate), which uses a synchronous RAS and CAS similar to SDRAM.

SDRAM-DDR (SDRAM இரட்டை தரவு வீதம்), இது SDRAM போன்ற ஒத்திசைவான RAS மற்றும் CAS ஐப் பயன்படுத்துகிறது.


Magnetic disks have dominated the secondary storage market since 1965.

1965 ஆம் ஆண்டு முதல் காந்த வட்டுக்கள் இரண்டாம் நிலை சேமிப்பு சந்தையில் ஆதிக்கம் செலுத்தி வருகின்றன.


The density is the amount of bits per inch on each track.

அடர்த்தி என்பது ஒவ்வொரு தடத்திலும் ஒரு அங்குலத்திற்கு எத்தனை பிட்கள் உள்ளன என்பதைக் குறிக்கிறது.


The ID field is a unique identifier used to locate a sector.

ID புலம் என்பது ஒரு துறையை கண்டுபிடிக்கப் பயன்படும் ஒரு தனித்துவமான அடையாளங்காட்டியாகும்.


The time to move a head to the track is known as seek time.

ஒரு தலையை பாதைக்கு நகர்த்துவதற்கு ஆகும் நேரம் தேடல் நேரம் என்று அழைக்கப்படுகிறது.


The chip multiprocessor offers superior performance.

சிப் மல்டிப்ராசசர் சிறந்த செயல்திறனை வழங்குகிறது.


Programmers must find thread-level-parallelism to maximize CMP performance.

CMP இன் செயல்திறனை அதிகரிக்க, நிரலாக்கர்கள் நூல்-நிலை-இணைத்திறனைக் கண்டறிய வேண்டும்.


A CPU will be built out of several small, high-speed logic blocks.

ஒரு CPU பல சிறிய, அதிவேக லாஜிக் தொகுதிகளிலிருந்து உருவாக்கப்படும்.


The small cache and tight connection allows single cycle access.

சிறிய கேச் மற்றும் இறுக்கமான இணைப்பு ஒரே சுழற்சி அணுகலை அனுமதிக்கிறது.


விளைவு படம் 12.12 இல் தெரிவிக்கப்பட்டுள்ளது.


A CMP processor offers superior performance using relatively simple hardware.

CMP செயலி ஒப்பீட்டளவில் எளிய வன்பொருளைப் பயன்படுத்தி சிறந்த செயல்திறனை வழங்குகிறது.


On code that can be parallelised into multiple threads, the CMP core will perform as well as or better than more complicated wide issue superscalar on cycle-per-cycle basis.

பல நூல்களாக இணைக்கக்கூடிய குறியீட்டில், CMP கோர், சுழற்சிக்கு சுழற்சி அடிப்படையில் மிகவும் சிக்கலான பரந்த வெளியீட்டு சூப்பர்ஸ்கேலரை விட சிறப்பாக செயல்படும்.


The intelligent RAM merges a high-performance processor and DRAM main memory on a single chip.

அறிவார்ந்த ரேம் ஒரு உயர்-செயல்திறன் செயலி மற்றும் DRAM முதன்மை நினைவகத்தை ஒரு சிப்பில் ஒருங்கிணைக்கிறது.


IRAM approach uses on-chip resources for DRAM.

IRAM அணுகுமுறை DRAM க்காக ஆன்-சிப் வளங்களைப் பயன்படுத்துகிறது.


Vector units have many applications including scientific calculation, multimedia, and databases.

திசையன் அலகுகள் அறிவியல் கணக்கீடு, மல்டிமீடியா மற்றும் தரவுத்தளங்கள் உட்பட பல பயன்பாடுகளைக் கொண்டுள்ளன.


Merging a microprocessor and DRAM on a chip has the following advantages.

ஒரு சிப்பில் ஒரு நுண்செயலி மற்றும் DRAM ஐ இணைப்பது பின்வரும் நன்மைகளைக் கொண்டுள்ளது.


RAW என்பது ஒரு உயர் இணையான கட்டமைப்பு ஆகும்.


It eliminates the traditional instruction set interface.

இது பாரம்பரிய அறிவுறுத்தல் தொகுப்பு இடைமுகத்தை நீக்குகிறது.


Each tile can use configurable logic to construct operations suited to a particular application.

ஒவ்வொரு டைலும் ஒரு குறிப்பிட்ட பயன்பாட்டிற்கு ஏற்ற செயல்பாடுகளை உருவாக்க கட்டமைக்கக்கூடிய லாஜிக்கைப் பயன்படுத்தலாம்.


Software implements operations such as register renaming, instruction scheduling, and dependency checking.

பதிவேடு மறுபெயரிடுதல், அறிவுறுத்தல் திட்டமிடல் மற்றும் சார்பு சரிபார்த்தல் போன்ற செயல்பாடுகளை மென்பொருள் செயல்படுத்துகிறது.


Compilers can schedule single word data transfer and exploit ILP.

தொகுப்பாளர்கள் ஒற்றை வார்த்தை தரவு பரிமாற்றத்தை திட்டமிடலாம் மற்றும் ILP ஐப் பயன்படுத்தலாம்.


The compilation process maps programs to RAW hardware.

தொகுப்பு செயல்முறை நிரல்களை RAW வன்பொருளுக்கு வரைபடமாக்குகிறது.


The prototype achieves 10-1000 speedup over the commercial processor.

முன்மாதிரி வணிக செயலியைக் காட்டிலும் 10-1000 மடங்கு வேகத்தை அடைகிறது.


வளர்ச்சி விகிதம் மிக வேகமாக உள்ளது.


Future processors will have large on-chip memory.

எதிர்கால செயலிகள் பெரிய ஆன்-சிப் நினைவகத்தைக் கொண்டிருக்கும்.